Princeton University「毫秒級超導量子比特」突破：是實用量子計算的里程碑嗎？
利創智能圖靈學院
科楠老師
2025-11-25
引言
近日，普林斯頓(Princeton)大學工程團隊發表在 Nature（2025 年11 月5 日）的一篇論文，宣稱其採用「鈮-矽基板 + 鈦金屬電極（Ta-Si）」組合打造的二維 transmon 量子比特，其「壽命（T₁）及相干時間（T₂）皆突破 1 毫秒」標誌著該領域數年來少見的重大進展。在 SciTechDaily 的一篇介紹報導中，更進一步指出，該比特的相干時間是當前實驗室紀錄的三倍以上，且為商用大型量子處理器使用水準的約十五倍。我們不能只是歡呼這一突破，而應從多角度檢視：其創新點、潛在意義、限制因素與在台灣或亞洲技術生態中的意涵。以下，從這四方面進行評論。
創新點解析
1. 材料主軸：鈦金屬 (Tantalum, Ta) + 高阻抗矽基板 (High-resistivity Si)
- 傳統 transmon 量子比特多採用鈉／鋁或鈮金屬，基板亦多為藍寶石 (sapphire)；Princeton 團隊改用 Ta 金屬電極，並將基板從 sapphire 換為高阻抗矽。據論文指出：在 Ta-on-Si 架構中，時間平均品質因數（Qₐᵥg）可達 9.7×10⁶（橫跨 45 個量子比特），最佳單比特更達 Q ≈ 2.5×10⁷、對應 T₁ ≈ 1.68 毫秒。
- 原因在於：Ta 金屬較鋁／其他常用金屬具有更少的隱藏表面缺陷與陷能量損失（two-level systems, TLS）問題。且，高阻抗矽基板相比 sapphire 在體積介電損失（bulk dielectric loss）上表現更佳。團隊實驗中指出：雖然表面損失 (surface losses) 基本與 Ta-on-sapphire 相近，但基板的體損失顯著下降，因而提升整體相干時間。
這種從「材料」層面下手、而非完全改變量子比特設計架構的方式，本身就非常務實。論文明確指出：他們並未修改 transmon 設計架構，只調整材料平台（metal + substrate），因此具備與現有 transmon 架構兼容的優勢。
2. 相干時間躍進：跨越毫秒門檻
- 在量子計算中，一個量子比特能保持其量子態的時間（「相干時間」、通常用 T₁、T₂ 表示）是衡量實用性的關鍵。若比特在很短時間內失去資訊，則無法進行多步量子邏輯閘操作、或者錯誤糾正流程無法有效運作。該團隊宣稱其 T₁ 超過 1 毫秒，是目前 transmon 類型中最長的之一。
- 更進一步，其論文報告單比特閘操作保真度達到 99.994%。這顯示材料改進帶來的效益，不只是純理論，而已有操作級的成績。
3. 可製造性與兼容性考量
- 值得注意的是，團隊強調其 Ta-on-Si 平台「可在晶圓級 (wafer scale) 製造」，並「可直接與現有 transmon 控制閘相整合」。
- 在 SciTechDaily 報導中，研究者表示若將其元件替換進例如 Google Quantum AI 的 Willow 處理器，可讓其 運行效能提升 1 000 倍。 虽然這個數字應帶有宣傳意味，但它反映出這項改進在大型量子處理器 (大 N qubit) 環境中具備放大效益。
潛在意義與產業影響
1. 量子錯誤糾正 (QEC) 的鴻溝被縮小
- 大型量子計算系統要能達到實用化，一定要實現有效的錯誤糾正。其中一個瓶頸是實體量子比特太「脆弱」，它們在錯誤發生前的可操作時間太短。當 T₁ 與 T₂ 能進一步延長，錯誤率降低，錯誤糾正編碼距離 (code distance) 與門檻條件 (threshold) 有望被實現得更快。論文中提及：「在先進的量子錯誤糾正實驗中，約一半的邏輯錯誤率來自單量子比特相干。若物理錯誤率降一半，邏輯性能可提升 10⁴ 倍。」這充分強調延長 T₁ 的重要性。
- 對台灣而言，若能進入這樣高相干時間的平台設計或量產鏈，將有機會在全球量子硬體供應鏈中佔位。國內廠商若能掌握相關材料（如 Ta 沉積、矽基板處理）與製造流程，将具備競爭優勢。
2. 從實驗室走向製造端的關鍵一步
- 在許多量子硬體研究中，頂尖 T₁／T₂ 時間的比特往往是手工製造、低良率、難以放大；Princeton 團隊強調其架構可大規模製造，這意味著從「實驗樣本」向「量產部件」的轉變。
- 再加上採用矽基板（半導體產業主流材料）有助於與既有製造設施整合。這對於商業化量子處理器來說是利好。
3. 對於量子計算實用化門檻的推動
- 如報導所指出：若僅透過改進比特壽命，就能使 1000 量子比特系統效能提升 10⁹ 倍（理論估算）—雖為估算，但反映「單比特性能提升」在整體系統中所具放大效益。
- 對於台灣的研究或產業界而言，這種「性能階跳」提示：在投入量子硬體或系統時，材料與製造流程或許比量子算法更具關鍵。硬體若不能跨入新水準，算法再強也可能受制。
侷限與挑戰：不可忽略的現實
即便成就令人振奮，我們仍要冷靜看待這項突破的侷限與實用化前的路徑障礙。
1. 從單比特到多比特系統仍有壁壘
- 儘管 T₁ 與 T₂ 被大幅延長，但多量子比特耦合、干擾、交叉錯誤 (crosstalk)、量子門控制速度／準確度、熱噪聲、讀出誤差等，仍是搭建百／千量子比特處理器的重大挑戰。單比特性能提升是基礎，但非全部。
- Princeton 團隊雖提及「將其元件整合進現有 transmon 架構」具備潛力，但未明示完整的多比特耦合演示。換句話說，尚缺 “多比特級別” 的展示。
2. 製造良率、可重複性與成本問題
- 雖可“潛在”在晶圓級製造，但從學術實驗室轉為可靠、生產級製造仍需時間。Ta-on-Si 材料堆疊、界面控制、缺陷管理等製程難度不小。製造成本、良率、穩定性需經商業化考驗。
- 在台灣／亞洲的製造環境中，若要承接此類高階製程，需要投入材料科學、製造設備、清潔室等設施，對產業生態具有門檻。
3. 錯誤糾正與系統級實用化仍需配套
- 延長 T₁ 雖可降低物理錯誤率，但真正進入量子應用（如化學模擬、優化問題、量子機器學習）還需要：
- 實用量子門算法、邏輯量子比特 (logical qubit) 架構、錯誤糾正編碼（如 surface code）
- 制冷、控制電子、讀出系統、量子-古典混合系統整合
- 生態系統（軟體、編譯器、應用接口）進展了硬體並不等於「馬上可用量子優勢」；這是一個系統工程。Princeton 的突破是「關鍵零件」但不是「整機完成品」。
4. 行業宣稱效果需慎用
- 報導中有「可提升 1 000 倍／10⁹ 倍效能」等數字，這類估算有助激勵產業，但也有「宣傳性」成分。我們不應把該數字視為承諾，而是作為潛力指標。
- 實際投入應用還未顯示，因此界定「何時實用化」仍有不確定性。
結語
這項由 Princeton 團隊發表的 Ta-on-Si 量子比特成果，無疑是近年量子硬體領域最重大的進展之一。 它在材料與製程層面上的創新，對於實用量子計算中的核心瓶頸 — 相干時間短、錯誤率高 — 提出了有效解答。同時，我們必須清醒：從「單比特實驗室樣本」走向「千比特、百比特量產可用系統」仍有諸多挑戰。對於台灣而言，這既是機遇，也是挑戰。我們可從材料製造鏈、量子-AI 應用結合、人才與策略佈局上動起來。若我們能在量子硬體材料平台與製造流程上及早佈局，即便無法立即製造全球最大量子電腦，也有可能抓住「關鍵元件／技術先機」，從而在下一輪量子技術浪潮中贏得一席。
參考資料：
[1]: "2D transmons with lifetimes and coherence times exceeding 1 millisecond"
[2]: "Princeton’s Breakthrough Qubit Could Finally Make Quantum Computing Practical"
[3]: "Millisecond lifetimes and coherence times in 2D transmon qubits"
[4]: "Millisecond lifetimes and coherence times in 2D transmon qubits"
[5]: "Superconducting qubit that lasts for over 1 millisecond is primed for industrial scaling"
[6]: "Princeton’s new quantum chip marks a major step toward quantum advantage"
